动态随机存取存储器刷新 动态随机存取存储器刷新是DRAM保持数据完整性的核心机制。由于DRAM使用电容存储电荷来表示数据（有电荷为1，无电荷为0），而电容会因漏电自然放电，导致数据丢失，因此必须定期刷新。 理解刷新的前提是掌握DRAM的基本存储单元结构。每个单元由一个晶体管和一个电容组成。电容的电荷状态决定数据位是0还是1。然而，电容的物理特性导致其电荷会在几毫秒内泄漏。若不干预，所有数据将丢失。刷新即是周期性地读取每个单元的数据，并立即重写（即充电恢复），以在数据丢失前将其维持住。 刷新操作的具体执行过程涉及DRAM的内部逻辑。DRAM控制器会按顺序生成行地址。当对某行执行刷新时，该行中的所有存储单元会被感应放大器读取。感应放大器会检测每个电容的电压状态，并将其放大至完整的逻辑电平。随后，这些被准确读取的数据会被立即写回对应的电容中，从而完成该行所有单元的电荷恢复。此过程是逐行进行的，而非单个单元。 刷新的关键时序参数是刷新周期。通常，DRAM要求每64毫秒对所有行完成一次全面刷新。这个64ms的窗口称为刷新窗口。例如，一个拥有8192行的DRAM芯片，需要在64ms内执行8192次独立的刷新命令。这换算为平均每7.8微秒（64ms / 8192）需发起一次刷新操作。控制器通过自动调度这些命令来满足时序要求。 刷新操作对系统性能存在可感知的影响。在执行刷新时，相关的存储行处于忙状态，无法被正常读写访问。这会在内存总线上引入短暂的延迟。在高负载系统中，频繁的刷新周期可能会轻微降低有效内存带宽。此外，为了管理功耗，现代DRAM还支持不同的刷新模式，如自刷新，在低功耗状态下由内部振荡器控制刷新，大幅降低能耗，此模式常用于设备睡眠状态。 综上所述，DRAM刷新是一个通过周期性电荷补充来对抗数据挥发性的必要过程，它深刻影响了内存的可靠性、性能和功耗设计。