硅通孔 在传统二维（2D）集成电路中，所有晶体管和电路元件都制造在同一块硅晶圆的表面，并通过表面金属布线层进行互连。随着芯片功能日益复杂，晶体管数量激增，表面布线层数越来越多（可达十几层），导致信号在长而细的金属线中传输时，延迟增加、功耗上升，且布线拥塞成为瓶颈。此外，不同功能的芯片（如处理器和存储器）通常并排放置在同一平面，它们之间的信号传输路径较长，速度受限。 为了突破2D集成的限制，三维（3D）集成电路技术应运而生。其核心思想是将多块制造好的、不同功能的晶圆或芯片，在垂直方向上堆叠起来，并通过极短的垂直互连通道将它们直接连接起来。这种垂直互连通道，就是 硅通孔 。你可以把它想象成连接多层楼板的垂直电梯井，相对于在楼板表面绕行的走廊（平面金属线），它能极快地实现层与层之间的直接通行。 硅通孔 的典型制造过程始于一块已完成前端晶体管制造的晶圆。首先，从晶圆正面使用深反应离子刻蚀等技术，刻蚀出直径从几微米到几十微米不等的深孔。接着，在孔内壁沉积一层绝缘材料（通常是二氧化硅），以实现与硅衬底的电隔离。然后，在绝缘层上沉积一层薄的阻挡层和种子层（如钛/铜），为后续电镀做准备。最后，通过电镀工艺用铜完全填充通孔。之后，对晶圆正面进行化学机械抛光以去除多余铜，形成平坦表面，以便后续晶圆减薄和堆叠。 在制造好TSV的晶圆（通常称为“中介层”或“有源层”）背面，需要进行 晶圆减薄 。这是因为原始晶圆厚度（约775微米）远大于TSV的深度。通过研磨、蚀刻等工艺将晶圆背面减薄，直到TSV的底部（铜柱）暴露出来，形成可供连接的凸点。然后，通过 晶圆键合 技术（如铜-铜热压键合、氧化物融合键合等）将减薄后的、带有TSV的晶圆与另一块晶圆面对面地永久键合在一起。此时，TSV就实现了上下两层晶圆电路之间的垂直电气连接。可以重复此过程进行多层堆叠。 硅通孔 相较于传统平面互连和引线键合，带来了革命性优势： 互连长度急剧缩短 ，信号传输延迟大幅降低，速度提升； 互连密度大幅增加 ，缓解布线拥塞； 功耗显著降低 ，因为驱动短线路所需的能量更少；实现了 异质集成 ，可以将采用不同工艺节点、不同材料（如逻辑芯片、存储芯片、射频芯片、MEMS等）制造的芯片垂直集成，形成功能更强大的系统。 该技术也面临诸多挑战： 热管理 ，堆叠芯片导致功率密度升高，热量积聚更严重，需要高效的3D散热方案； 应力问题 ，TSV材料（铜）与硅的热膨胀系数不匹配，在制造和使用过程中会产生机械应力，可能影响邻近晶体管的性能； 制造复杂性及成本高 ，涉及额外的工艺步骤（深孔刻蚀、填充、减薄、键合等），良率控制难度大； 测试与诊断困难 ，堆叠后难以直接探测内部节点。 硅通孔 是支撑高级封装技术（如2.5D封装、3D IC）的关键使能技术。在2.5D封装中，TSV制造于一块无源硅中介层中，用于连接其上并排放置的多个芯片与下方的封装基板。在3D IC中，TSV直接集成在有源芯片中，实现真正的芯片层叠。该技术广泛应用于高性能计算、人工智能加速器、高带宽存储器（如HBM）、图像传感器、射频模块和微系统集成等领域，是延续摩尔定律、实现“超越摩尔”发展路径的核心技术之一。