闪存单元结构
字数 938 2025-11-11 00:33:58

闪存单元结构

闪存单元的核心是一个金属-氧化物-半导体场效应晶体管,但其独特之处在于拥有一个被称为“浮栅”的额外栅极。这个浮栅被一层高质量的电介质(通常是二氧化硅)完全包围,与外部绝缘。电荷一旦被注入到浮栅上,就会被有效地“捕获”在里面,即使断电也无法逃逸。这种非易失性是其存储数据的基础。

为了将数据写入单元(即编程),需要向控制栅施加一个较高的正电压。这会形成一条强大的电场,使得晶体管沟道中的电子获得足够能量,以“热电子注入”或“F-N隧穿”的机制,穿透绝缘层,进入浮栅。浮栅捕获了这些电子后,晶体管的阈值电压就升高了。当后续读取时,即使施加一个正常的读取电压,这个晶体管也不会导通,这种状态被解读为存储了‘0’。

与编程相对的操作是擦除。擦除的目的是移除浮栅上的电子。对于大多数类型的闪存,这是通过向晶体管的源极或衬底施加一个高压,而控制栅接地来实现的。这样产生的电场会驱使浮栅中的电子穿过绝缘层被拉出来,回到衬底。擦除后,浮栅呈电中性,晶体管的阈值电压降低。在读取时,正常的读取电压能使晶体管导通,这种状态被解读为存储了‘1’。

在读取操作时,会向控制栅施加一个介于已编程单元和已擦除单元阈值电压之间的电压。然后检测晶体管是否导通电流。如果导通,则判断为‘1’;如果不导通,则判断为‘0’。这个过程不会改变浮栅上的电荷,因此是非破坏性的读取。

单个存储单元所能存储的数据量,取决于其能够稳定区分的阈值电压状态的数量。单层单元只能区分两种状态(充电或放电),故存储1比特。多层单元通过精确控制浮栅上的电荷量,可以形成四种不同的阈值电压状态,从而可以代表2比特信息(00, 01, 10, 11)。三层单元则更进一步,能区分八种状态,存储3比特信息。每增加一个比特,对电荷控制的精度要求和对噪声的敏感度都呈指数级增长。

基于单元之间连接架构的不同,闪存主要分为两大类:NOR型和NAND型。NOR闪存的每个单元都直接连接到位线和地线,允许对任意单元进行快速随机读取,但单元面积较大,容量较低,常用于存储程序代码。NAND闪存的单元以串联形式连接,结构紧凑,单元面积小,因而容量大、成本低,但必须以“页”为单位进行读写,适合大容量数据存储,是固态硬盘和存储卡的主流技术。

闪存单元结构 闪存单元的核心是一个金属-氧化物-半导体场效应晶体管,但其独特之处在于拥有一个被称为“浮栅”的额外栅极。这个浮栅被一层高质量的电介质(通常是二氧化硅)完全包围,与外部绝缘。电荷一旦被注入到浮栅上,就会被有效地“捕获”在里面,即使断电也无法逃逸。这种非易失性是其存储数据的基础。 为了将数据写入单元(即编程),需要向控制栅施加一个较高的正电压。这会形成一条强大的电场,使得晶体管沟道中的电子获得足够能量,以“热电子注入”或“F-N隧穿”的机制,穿透绝缘层,进入浮栅。浮栅捕获了这些电子后,晶体管的阈值电压就升高了。当后续读取时,即使施加一个正常的读取电压,这个晶体管也不会导通,这种状态被解读为存储了‘0’。 与编程相对的操作是擦除。擦除的目的是移除浮栅上的电子。对于大多数类型的闪存,这是通过向晶体管的源极或衬底施加一个高压,而控制栅接地来实现的。这样产生的电场会驱使浮栅中的电子穿过绝缘层被拉出来,回到衬底。擦除后,浮栅呈电中性,晶体管的阈值电压降低。在读取时,正常的读取电压能使晶体管导通,这种状态被解读为存储了‘1’。 在读取操作时,会向控制栅施加一个介于已编程单元和已擦除单元阈值电压之间的电压。然后检测晶体管是否导通电流。如果导通,则判断为‘1’;如果不导通,则判断为‘0’。这个过程不会改变浮栅上的电荷,因此是非破坏性的读取。 单个存储单元所能存储的数据量,取决于其能够稳定区分的阈值电压状态的数量。单层单元只能区分两种状态(充电或放电),故存储1比特。多层单元通过精确控制浮栅上的电荷量,可以形成四种不同的阈值电压状态,从而可以代表2比特信息(00, 01, 10, 11)。三层单元则更进一步,能区分八种状态,存储3比特信息。每增加一个比特,对电荷控制的精度要求和对噪声的敏感度都呈指数级增长。 基于单元之间连接架构的不同,闪存主要分为两大类:NOR型和NAND型。NOR闪存的每个单元都直接连接到位线和地线,允许对任意单元进行快速随机读取,但单元面积较大,容量较低,常用于存储程序代码。NAND闪存的单元以串联形式连接,结构紧凑,单元面积小,因而容量大、成本低,但必须以“页”为单位进行读写,适合大容量数据存储,是固态硬盘和存储卡的主流技术。